Armadilloフォーラム

増設メモリCS5AでWAIT端子を生かすには

koma

2018年7月12日 17時11分

CPUレジスタCS5ABCR、CS5AWCRの
設定するソース、関数を教えてください。

内容
増設メモリCS5AにDUAL-PORT-メモリを接続し
2CPU(EVA800-DP-EVA800)の
READ/WRITEテストをしています。

HERMIT上で以下のレジスタ設定を実行した場合、
RD/WRテストは正常で、*WAIT端子が生きている
と判断しています。(設定を変えるとRD/WRは異常となる)

CS5A BCR=0x36db0200 空間設定
CS5A WCR=0x00001d03(wait機能有効)
PORT177 =0x01      (ファンクション=*wait端子)

このCPUレジスタ設定をHERMITで行い、
LINUXに移行し、同様のテストプログラムを実行すると
異常(書き込んだものを相手が読めていない)になります。

"arch/arm/mach-shmobile/
borad-armadillo800eva.c
rma1evb_init()の中で
PORT177をモニタすると0X01で期待した値が入っています。

CS5A BCR、CS5A WCRの設定が
LINUXで書き換わっていると思われますが、
どのソース、関数で設定すればいいの教えてください。